Технологічний прорив: перехід на PAM4
Головна новина полягає в офіційному затвердженні модуляції PAM4 (Pulse Amplitude Modulation із 4 рівнями) для майбутніх стандартів.
- Попередні покоління пам’яті використовували застаріле дворівневе кодування сигналу NRZ.
- Нова модуляція PAM4 дозволяє передавати два біти інформації за один такт завдяки чотирьом рівням напруги.
- Швидкість DDR6 стартуватиме з позначки 8800 МТ/с і в піку сягне неймовірних 17 600 МТ/с.
- Інженери впроваджують нову структуру внутрішніх каналів для паралельної обробки запитів від нейропроцесорів.
Впровадження PAM4 вимагає кардинального перегляду всієї архітектури материнських плат та контролерів пам’яті. Висока щільність даних змушує інженерів створювати нові методи захисту від електромагнітних завад на надвисоких частотах. Саме ці інновації закладають фундамент для продуктивності обчислювальних систем на наступне десятиліття.
Гонитва за пам’яттю: ШІ як головний драйвер
Поточна ситуація в індустрії описується терміном «Memory Wall», коли підсистема пам’яті не встигає за потужністю процесорів.
- Для роботи мовних моделей без звернення до хмари потрібно миттєво передавати гігабайти даних у нейропроцесор.
- Стандарт LPDDR6 є ключовим інструментом для забезпечення плавної роботи складних нейромереж на мобільних пристроях.
- Нові специфікації передбачають суттєве зниження вольтажу для економії заряду акумулятора при інтенсивних обчисленнях.
Розробники програмного забезпечення вже зараз створюють нейромережі, які потребують колосальних ресурсів для локального запуску. Без переходу на швидші стандарти пам’яті подальший розвиток персональних асистентів просто зупиниться. Індустрія змушена адаптувати залізо під зростаючі апетити алгоритмів машинного навчання.
Хто веде гру?
Хоча фінальне слово за регулятором JEDEC, реальний прогрес забезпечують лідери ринку, які вже працюють із постачальниками компонентів.
- Компанія Samsung Electronics агресивно просуває стандарт PAM4 і вже розпочала роботу над новими підкладками для чипів.
- Виробник SK hynix адаптує свій успішний досвід створення пам’яті HBM для впровадження інновацій у лінійці DDR6.
- Фахівці Micron зосереджуються на впровадженні складних алгоритмів корекції помилок для забезпечення стабільності на високих частотах.
Технологічні гіганти вже ведуть боротьбу за право першими представити робочі зразки нової пам’яті на ринку. Кожен виробник намагається запропонувати унікальні оптимізації для покращення термоконтролю своїх чипів. Від успіху цих розробок прямо залежить майбутня розстановка сил у сегменті високопродуктивного заліза.
Коли чекати?
Наразі індустрія перебуває на етапі проектування та фінального тестування інженерних зразків.
- У період кінця 2024 та початку 2025 року запланована офіційна публікація фінальних технічних специфікацій JEDEC.
- Очікується інтеграція перших комерційних зразків LPDDR6 у флагманські мобільні платформи наступних поколінь у 2026 році.
- Прогнозується поступова поява модулів DDR6 у масовому серверному та настільному сегментах ринку після 2028 року.
Більше новин в телеграмі
